👋 Merhaba!#
Axolotl Tasarım & Doğrulama adlı kişisel teknik bloguma hoş geldiniz! Bu site, donanım tasarımı, HDL (Donanım Tanımlama Dilleri) ve dijital doğrulama yöntemlerine odaklanmaktadır.
🎯 Bu site ne hakkında?#
Bu blogda şu konulara dair içerikler bulacaksınız:
- Verilog ve SystemVerilog ile sayısal tasarım
- ASIC ve FPGA tasarım akışı
- UVM tabanlı doğrulama metodolojileri
- RISC-V mimarisi ve işlemci tasarımı
- Güç tüketimini azaltan teknikler (ör. saat kapama - clock gating)
- Yeni başlayanlar ve profesyoneller için öğretici rehberler
🧠 Ben kimim?#
Ben Kerim, dijital IC tasarımı ve doğrulaması üzerine çalışan bir mühendisim. İşlemci mikro mimarisi, SystemVerilog/UVM doğrulama ortamları ve FPGA prototipleme konularında deneyim sahibiyim. Öğrendiklerimi paylaşmayı ve modern donanım tasarımı üzerine bir topluluk oluşturmayı amaçlıyorum.
📚 Neler paylaşacağım?#
Düzenli olarak şu içerikleri paylaşmayı planlıyorum:
- Verilog ve SystemVerilog öğrenmek için adım adım öğreticiler
- RISC-V çekirdekler üzerine teknik analizler
- Gerçek UVM doğrulama ortamlarından örnekler
- Güç optimizasyonu üzerine uygulamalı içerikler
- Testbench şablonları, Makefile örnekleri, assertion’lar ve çok daha fazlası
🤝 İletişimde Kalalım#
Sorularınızı, yorumlarınızı veya önerilerinizi paylaşmaktan çekinmeyin. Benimle GitHub üzerinden iletişime geçebilirsiniz. Görüşlerinizi duymaktan ve birlikte üretmekten mutluluk duyarım.
Yeni içerikler çok yakında burada olacak!
💡 “Sayısal sistemler sadece inşa edilmez — vizyon ve disiplinle mühendislik edilir.”